Методология проектирования протокола когерентности кэш-памяти 1-го и 2-го уровней микропроцессора “МЦСТ-R1000”
Многопроцессорность, основанная на наличии глобального физического адресного пространства для всех процессоров данной системной конфигурации, является распространённой формой параллельной архитектуры. К одной из наиболее значимых проблем ее реализации относится обеспечение когерентности данных, размещенных в оперативной памяти и кэш-памяти каждого из процессоров. В статье приводится решение этой проблемы применительно к многопроцессорным системам на базе микропроцессора «МЦСТ-R1000», которое имеет универсальный характер и может быть использовано в других проектах, ориентированных на получение высокой производительности.
Подробнее... Загрузить файл 
Содержание:
Введение
1. Структура системы
2. Трудности обеспечения когерентности данных
3. Протокол когерентности микропроцессора «МЦСТ-R1000»
Заключение
Литература
Методология проектирования протокола когерентности кэш-памяти 1-го и 2-го уровней микропроцессора “МЦСТ-R1000”Представлено описание протокола поддержки когерентности для системы на кристалле «МЦСТ-R1000». Рассмотрены проблемы, возникшие при создании протокола, и способы их решения.