Ячейка модуля обработки прерываний МОП
Ячейка модуля обработки прерываний МОП обеспечивает приём и обработку внешних прерываний в соответствии с заданной полярностью и маской прерывания и обеспечивает передачу в SBus-шину сигнала прерывания, а также передачу выходных прерываний. Ячейка МОП представляет собой однослотовую SВus-ячейку с двумя соединителями.
Информация
Ячейка модуля обработки прерываний МОП обеспечивает приём и обработку внешних прерываний в соответствии с заданной полярностью и маской прерывания и обеспечивает передачу в SBus-шину сигнала прерывания, а также передачу выходных прерываний. Ячейка МОП представляет собой однослотовую SВus-ячейку с двумя соединителями.
Характеристики
| Параметр | Значение |
|---|---|
| Интерфейс | шина SBus |
| Средняя наработка на отказ ВК, ч, не менее | 9000 |
| Группа исполнения | зависит от ВК |
| Потребляемая мощность, Вт | 6 |
| Диапазон рабочих температур внешних условий применения, °С | зависит от ВК |
| Год начала производства | 2005 |
Ячейка МОП имеет следующие регистры:
- RIP – регистр внешних прерываний;
- RIPB – регистр предварительных прерываний;
- RFM – регистр полярности (FAZ) и маски (MSKI) внешних прерываний;
- ROP – регистр выходных прерываний;
- ROB – регистры общего назначения.
ROB состоит из десяти регистров:
- ТПМ – триггер запроса на прерывание МП от MV/C;
- ТМПМ – триггер маски запроса на прерывание МП;
- ТСМ – триггер сброса модуля;
- ТБЛ – триггер блокировки сброса модуля по ошибке;
- ТПШ – триггер прерывания системной шины от МП;
- ТБЛПР – триггер блокировки прерываний;
- ТПЧСШ – триггер признака чётности системной шины;
- РОШ[2..0] – регистр ошибок.
Состав
Основные составные части ячейки МОП
- соединитель SBus-шины;
- контроллер обработки прерываний KOP;
- контроллер приёма прерываний PPR;
- постоянное запоминающее устройство ПЗУ;
- приёмник прерываний (3 микросхемы 1533ЛН1);
- передатчик прерываний (4 микросхемы 1533ЛИ1);
- соединитель JP1-JP5 подключения разъёма JTAG;
- соединитель JP6-JP12 установки прерывания SBus-шины с помощью перемычки;
- микросхема синхронизации;
- микропроцессор S80C186EC13 фирмы Intel (13 МГц);
- внешний соединитель интерфейса прерываний.
Структура ячейки МОП
KOP – контроллер обработки прерываний;
PPR – контроллер приёма прерываний;
МП – микропроцессор S80C186EC13;
ПЗУ – программируемая постоянная память AT29C1024 (64 Кбайт × 16);
БОЗУ – буферная память (2 × 32 Кбайт × 9);
ПМ– приёмник прерываний;
ПД– передатчик прерываний;
DB – 18-разрядная внутренняя шина DВ[15:0], DBP[1:0];
D – 16-разрядная шина данных D[31:16];
AD – 16-разрядная шина МП AD[15:0];
A – 3-разрядная шина МП A[19,18,16];
AB – 15-разрядныя шина адреса БОЗУ AB[14:0];
AР – 16-разрядная шина ПЗУ AP[15:0].
ПО
Поддерживаются драйверы для платформ SPARC/«Эльбрус».