Рассмотрена тестовая система на основе эталонной модели, используемая для верификации протокола когерентности микропроцессора «Эльбрус-2S». Описаны методы ее использования в гибридной системе вместе с RTL-моделью процессора и механизм генерации универсальных входных воздействий для разнородных составных частей.
Представлено описание протокола поддержки когерентности для системы на кристалле «МЦСТ-R1000». Рассмотрены проблемы, возникшие при создании протокола, и способы их решения.
Рассматривается проблема упорядоченного выполнения DMA-операций. Описывается механизм предварительного кэширования как один из способов решения проблемы. Приводятся подробности реализации данного механизма в СнК «Эльбрус-4С+». Описываемый метод сравнивается с другими известными методами решения проблемы.
Приводятся общие характеристики и принципы работы кэша третьего уровня микропроцессора «Эльбрус-4С+». Дается описание особенностей структурной схемы: раздельные конвейеры тэгов и данных, буфер обрабатываемых запросов, буфер вытесненных модифицированных строк. Описываются протоколы локального справочника и обработки запросов. Сравнивается время доступа в кэш-память разработанного микропроцессора и зарубежных аналогов.
На базе СнК могут строиться вычислительные системы, включающие до четырех микросхем «МЦСТ-R1000», совместно содержащих до 36 устройств кэш-памяти. Одной из важнейших задач при построении подобной системы является обеспечение согласованности данных. Описанию ее решения посвящена данная статья.
| Назад 1 2 Дальше |