Архитектура микропроцессоров

• 
  18.06.2013 15:33

  Кэш третьего уровня и поддержка когерентности микропроцессора “Эльбрус-4С+”

  Приводятся общие характеристики и принципы работы кэша третьего уровня микропроцессора «Эльбрус-4С+». Дается описание особенностей структурной схемы: раздельные конвейеры тэгов и данных, буфер обрабатываемых запросов, буфер вытесненных модифицированных строк. Описываются протоколы локального справочника и обработки запросов. Сравнивается время доступа в кэш-память разработанного микропроцессора и зарубежных аналогов.

  
  

• 18.06.2013 15:23
  Оптимизация межпроцессорного протокола когерентности с помощью справочника микропроцессора “Эльбрус-4С+”

  Описана оптимизация межпроцессорного когерентного протокола с использованием справочника, которая позволяет перейти от широковещательного принципа опроса процессоров к индивидуальному опросу в том случае, если это необходимо с точки зрения выполнения протокола когерентности. Рассмотрена оптимизация устройства справочника, позволяющая повысить объём покрываемой им кэш-памяти.

  
  

• 18.06.2013 15:12
  Коммутация соединений процессорных ядер с общим кэшем третьего уровня микропроцессора “Эльбрус-4С+”

  Описаны структура и характеристики распределенного коммутатора общего кэша третьего уровня микропроцессора «Эльбрус‑4С+» – буферизующего двунаправленного кольца, соединяющего процессорные ядра с банками L3-кэша. Рассмотрены оптимизации, примененные для уменьшения времени доступа в кэш и числа конфликтов в кольце. Приведены результаты моделирования различных вариантов топологии коммутатора.

  
  
• 
  29.04.2013 19:54

  Российские универсальные микропроцессоры и ВК высокой производительности: результаты и взгляд в будущее (к 20-летию ЗАО «МЦСТ»)

  А.К.Ким «Российские универсальные микропроцессоры и ВК высокой производительности: результаты и взгляд в будущее (к 20-летию ЗАО «МЦСТ»).

  
  
• 
  26.04.2013 20:12

  Двухъядерная гетерогенная система на кристалле ЭЛЬБРУС-2С+

  Рассмотрены архитектура и технические характеристики системы, включающей в одном кристалле два процессорных ядра, кэш-память, системные и периферийные контроллеры, а также кластер процессоров обработки цифровой сигнальной информации (DSPs, digital signal processors). Проанализированы основные проблемы и инженерные решения, сопутствующие выполнению проекта.