Физическое проектирование подсистемы КЭШ-памяти 2-го уровня для микропроцессора Эльбрус-S

Современный маршрут проектирования устройств микропроцессора включает в себя следующие этапы:

1. создание RTL – описание устройства на языке высокого уровня (например, на языке verilog);
2. архитектурный синтез, далее просто «синтез», – перевод из RTL в описание на уровне вентилей (netlist или gate verilog);
3. физическое проектирование – непосредственное размещение вентилей на кристалле, трассировку, организацию питания, построение дерева синхросигналов с последующей физической верификацией устройства в целом.

Физическое проектирование – важнейший этап создания новой микросхемы. Фактически, оно представляет собой процесс переноса абстрактной логической модели на конкретную физическую технологию, который непосредственно предшествует производству на специализированных фабриках. Это последняя стадия проектирования, позволяющая внести изменения или правки в проект перед тем, как микросхема будет произведена фабрикой. В данном случае применялась полузаказная технология физического проектирования, предполагающая использование библиотеки элементов устройств. При таком подходе время исполнения и стоимость проекта сокращаются, так как нет необходимости разрабатывать каждый элемент на транзисторном уровне.

Объектами физического проектирования были блоки кэш-памяти 2-го уровня и сама подсистема в целом. Кэш-память является одним из базовых архитектурных компонентов кристалла, обеспечивающим ускоренный доступ процессоров к совокупности данных, подлежащих обработке на данной стадии вычислительного процесса. Ее разделение на два уровня можно условно связать с категориями «самых востребованных» и «востребованных» данных, располагающихся, соответственно, на 1-м уровне (сравнительно небольшая по объему сверхбыстрая память) и 2-м уровне (значительная по объему быстрая память). Разработка проводилась с учетом нескольких принципиальных требований:

1. Проектирование было выполнено применительно к технологическому процессу 90 нм.
2. Микропроцессор «Эльбрус-S» создавался как «система на кристалле (system-on-chip)», в рамках которой предстояло интегрировать блоки кэш-памяти 2-го уровня и ее управления в составе единого устройства кристалла – подсистемы кэш-памяти 2-го уровня.
3. Возможности используемой в проекте библиотеки стандартных логических элементов и элементов памяти обусловили выбор тактовой частоты 500 МГц.
4. В связи с заданными характеристиками производительности микропроцессора «Эльбрус-S» требовалось реализовать кэш-память 2-го уровня объемом 2 Мбайт.
5. Новизна проекта не позволяла задать точные значения некоторых параметров устройства (площадь, энергопотребление), ограничившись требованием их минимизации в составе обобщенных параметров всего кристалла.

Статья представляет описание решений, которые обеспечили выполнение этих требований на разных этапах проектирования. Ее последующие разделы посвящены проблемам синтеза, размещения, построения дерева синхросигналов, трассировки и верификации подсистемы памяти.

Подробнее... Загрузить файл  

Содержание:

Введение

1. Синтез устройств, входящих в подсистему кэш-памяти 2-го уровня
2. Размещение
3. Построение дерева синхросигналов
4. Трассировка
5. Верификация

Заключение
Литература