Организация подкачки кода в процессорном ядре системы на кристалле МЦСТ R1000

Процессорное ядро четырехъядерной системы на кристалле (СнК) «МЦСТ-R1000» имеет суперскалярную организацию, обеспечивающую возможность дешифрации, исполнения и завершения до двух команд за такт. Оно включает кэш-памяти команд и данных первого уровня, устройство управления, регистровые файлы целочисленных и вещественных значений, парк исполнительных устройств. Процессорное ядро реализует девятую версию системы команд SPARC и работает с 32-х и 64-разрядными адресами и данными. Его основной конвейер включает семь фаз (стадий конвейера):

• F0, F1 – фазы подкачки кода;
• D – дешифрация команд и чтение операндов из регистровых файлов;
• Е – исполнение для целочисленных операндов, вычисление адреса для команд обращения к памяти;
• C0, C1 – обращения в кэш данных первого уровня; в фазе C0 выдается адрес перехода для большинства команд передачи управления;
• W – записи результата в регистровый файл.

Операции над вещественными числами выполняются в фазах X0 – X; фаза X0 соответствует E, операции могут завершаться после фазы W целочисленного конвейера.

Эта статья посвящена организации потока инструкций на фазу дешифрации. Наполненность этого потока – одна из важнейших составляющих, обеспечивающих производительность системы. Проблемы с подкачкой кода можно разделить на две группы:

1. отсутствие кода в кэш-памяти команд и ожидание его поступления из памяти следующих уровней иерархии;
2. потери на подкачку кода при передачах управления.

В статье рассматриваются, в основном, решения, связанные со второй группой проблем. Наполненность потока инструкций в процессорном ядре СнК «МЦСТ-R1000» обеспечивают кэш команд (собственно организация подкачки кода), устройство предсказания переходов (сокращение потерь на передачу управления при ветвлении) и очередь команд (организация запаса команд перед уровнем дешифрации – между фазами F1 и D).

Подробнее... Загрузить файл 

Содержание:

1. Команды передачи управления в системе команд SPARC 
2. Реализация подкачки кода в предыдущих микропроцессорах ряда МЦСТ-R
3. Общие принципы обработки запросов в кэш-памяти команд
4. Источники запросов в кэш команд
5. Общая организация кэш-памяти команд
6. Устройство предсказания направления перехода
7. Очередь команд и организация фазы D

Код для размещения ссылки на данный материал в блоге: <div style="background-color:#fff; -webkit-box-shadow:1px 1px 2px 1px #dddddd; box-shadow:1px 1px 2px 1px #dddddd; padding:10px; font:12px/20px verdana, sans-serif"><img src="/files/51a85c/a96487/1abc16/000000/previews/150/r1000.png" width="100" alt="Организация подкачки кода в процессорном ядре системы на кристалле МЦСТ R1000" style="padding:1px; display:block; float:left; border:1px solid #ccc; background:#fff; margin:0 10px 0 0"><a href="http://old.mcst.ru/organizaciya-podkachki-koda-v-processornom-yadre-sistemy-na-kristalle-mcst-r1000" style="font-size:12px">Организация подкачки кода в процессорном ядре системы на кристалле МЦСТ R1000</a><br> <p style="text-align: justify;">Рассматриваются решения, реализованные в процессорном ядре системы на кристалле «МЦСТ-R1000», для эффективной подкачки кода. Описаны организация кэша команд, устройства предсказания переходов, очереди команд и их взаимодействие. Предложены дальнейшие направления повышения эффективности подкачки.</p><div style="clear:both; color:#304572; font:bold 11px arial; text-transform:uppercase; text-align:right">old.mcst.ru</div></div> Как будет выглядеть ссылка:

Организация подкачки кода в процессорном ядре системы на кристалле МЦСТ R1000

Рассматриваются решения, реализованные в процессорном ядре системы на кристалле «МЦСТ-R1000», для эффективной подкачки кода. Описаны организация кэша команд, устройства предсказания переходов, очереди команд и их взаимодействие. Предложены дальнейшие направления повышения эффективности подкачки.

old.mcst.ru