Архитектура микропроцессора Эльбрус-3М: поддержка параллельных вычислений

На семинаре присутствовали 63 сотрудника ИМВС РАН и ЗАО "МЦСТ", включая большинство молодых инженеров и студентов-старшекурсников, занятых в разработке архитектуры и модулей микропроцессора, и программистов, непосредственно связанных со спецификой архитектурной поддержки компилятора Э-3. В докладе начальника отдела архитектуры микропроцессоров Ф.А. Груздова были продолжены описание и мотивация аппаратных решений, принятых для обеспечения параллелизма вычислений. Особое внимание было уделено проблеме эффективной загрузки аппаратуры при реализации циклов.