Архитектура микропроцессора Эльбрус-3М: поддержка параллельных вычислений

На семинаре присутствовали 52 сотрудника ИМВС РАН и ЗАО "МЦСТ".

Как и два предыдущих, семинар был ориентирован на молодых инженеров и студентов-старшекурсников, занятых в разработке архитектуры и модулей микропроцессора, и программистов, непосредственно связанных со спецификой архитектурной поддержки компилятора Э-3. В докладе начальника отдела архитектуры систем памяти М.Л. Чудакова были рассмотрены особенности структуры, процедуры обращения и количественные параметры многоуровневой памяти микропроцессора "Эльбрус", особо существенные с точки зрения повышения его производительности.